科创中国

一种基于FPGA的E1数字传输分析仪成解帧实现方法

原文链接：万方

• 作者：

  耿立华,李占勇,王硕,李钢

• 摘要：

  本文提出了一种基于FPGA的E1数字传输分析仪成解帧的实现方法,分析了E1帧结构,设计了基于FPGA的E1基本帧、复帧同步检测和CRC-4算法电路,完成了E1成解帧器的RTL(Register Transfer Level)级描述,利用ModelSim软件进行了仿真验证,并在飓风系列(Cyclone)FPGA上进行了硬件实现和工业验证,结果表明该方法可实现对各种E1设备帧结构、帧错误和帧告警的检测统计,并通过了工业和信息化部通信计量中心的校准.

• 关键词：

  E1 FPGA 成解帧 数字传输分析仪

• 作者单位：

  北京天航信民航通信网络发展有限公司

• 来源期刊：

  微计算机信息

• 年，卷(期)：

  2012009